

## PATENT ABSTRACTS OF JAPAN

(11)Publication number : 10-333760

(43)Date of publication of application : 18.12.1998

(51)Int.Cl.

G05F 1/56  
H02M 3/155

(21)Application number : 09-141664

(71)Applicant : FUJITSU LTD

(22)Date of filing : 30.05.1997


(72)Inventor : TSUKIMOTO SEISHI

## (54) POWER CIRCUIT

## (57)Abstract:

**PROBLEM TO BE SOLVED:** To shorten the time up to stationary lighting while suppressing a rush current flowing through the lamp by providing a detection current setting part for gradually increasing a detection current in a current detection part, thereby detecting the current flowing through the load and performing control so that the rush current does not flow through the load by the detection current setting part.

**SOLUTION:** When the output current  $I_o$  of the power source increases and the output of a current detection resistance  $R_3$  becomes large with the output of the detection current setting part 32, a comparing amplifier  $U_2$  controls a transistor  $Q_1$  in its OFF direction and then the output voltage of the power source drops, so that the current of the load 2 decreases. When the power source is low in output voltage and decreases in its output current  $I_o$  and the output of the current detection resistance  $R_3$  becomes lower than the voltage of the detection current setting part 32, the comparing amplifier  $U_2$  controls the transistor  $Q_1$  in its ON direction to raise the source output voltage and the current of the load 2 increases. The current detection part 30 therefore performs current control in the rise period of the source output voltage  $V_o$  and when a stationary voltage is reached, the circuit becomes a constant voltage source which is controlled by an output voltage control part 20.



## LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office



(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平10-333760

(43) 公開日 平成10年(1998)12月18日

(51) Int. Cl. <sup>6</sup>	識別記号	F I
G 0 5 F 1/56	3 2 0	G 0 5 F 1/56 3 2 0 F
H 0 2 M 3/155		H 0 2 M 3/155 B

審査請求 未請求 請求項の数 9 O L (全 12 頁)

(21) 出願番号 特願平9-141664

(22) 出願日 平成9年(1997)5月30日

(71) 出願人 000005223

富士通株式会社

神奈川県川崎市中原区上小田中4丁目1番1号

(72) 発明者 月元 誠士

福岡県福岡市博多区博多駅前三丁目22番8号 富士通九州ディジタル・テクノロジー株式会社内

(74) 代理人 弁理士 井島 藤治 (外1名)


(54) 【発明の名称】 電源回路

(57) 【要約】

【課題】 本発明は電源回路に関し、負荷に流れる突入電流を抑制しつつ定常点灯までの時間を速くすることができる電源回路を提供することを目的としている。

【解決手段】 負荷に流れる電流乃至は負荷に流れる電流に相当する電流を検出する電流検出部と、入力電圧を受けて、前記電流検出部の出力によりその出力電圧を制御する出力電圧制御部とを具備する電源回路において、前記電流検出部内に、検出電流を徐々に大きくするための検出電流設定部を設けて構成する。

本発明の原理ブロック図



## 【特許請求の範囲】

【請求項1】 負荷に流れる電流乃至は負荷に流れる電流に相当する電流を検出する電流検出部と、  
入力電圧を受けて、前記電流検出部の出力によりその出力電圧を制御する出力電圧制御部とを具備する電源回路において、  
前記電流検出部内に、検出電流を徐々に大きくするための検出電流設定部を設けたことを特徴とする電源回路。

【請求項2】 前記電流検出部は、検出電流設定部の機能により電源立ち上げ時に、負荷への突入電流を抑止することを特徴とする請求項1記載の電源回路。

【請求項3】 前記出力電圧制御部は、電圧入力部と電圧出力部との間に設けられたバイポーラトランジスタ又は電界効果トランジスタの電圧降下量を制御することにより、出力電圧を一定に保持することを特徴とする請求項1記載の電源回路。

【請求項4】 前記出力電圧制御部としてスイッチングコンバータを用い、スイッチのデューティを変化させることにより出力電圧を制御することを特徴とする請求項1記載の電源回路。

【請求項5】 前記電流検出部は、出力電圧制御部の出力電流を検出することを特徴とする請求項1記載の電源回路。

【請求項6】 前記電流検出部は、出力電圧制御部の入力電流を検出することを特徴とする請求項1記載の電源回路。

【請求項7】 前記電流検出部は、出力電圧制御部の入力又は出力の直流電流値を検出することを特徴とする請求項1記載の電源回路。

【請求項8】 前記出力電圧制御部としてスイッチングコンバータを用いるものにおいて、前記電流検出部はスイッチングコンバータの整流回路に入力される交流電流値を検出することを特徴とする請求項4記載の電源回路。

【請求項9】 前記出力電圧制御部としてスイッチングコンバータを用いるものにおいて、前記電流検出部はスイッチングコンバータのスイッチ素子に流れる交流電流値を検出することを特徴とする請求項4記載の電源回路。

## 【発明の詳細な説明】

## 【0001】

【発明の属する技術分野】本発明は電源回路に関し、更に詳しくは電流制御回路を備えた電源回路に関する。

【0002】電源回路の負荷としては種々のものが考えられる。この中で、負荷としてランプを用いる場合、ランプのインピーダンスはランプのフィラメントの温度に依存している。ランプの冷間抵抗（非点灯時の抵抗）は、ランプ点灯時の抵抗値（安定値）と比べて非常に小さい。

【0003】例えば、点灯時のフィラメント抵抗値を

3.1Ωとすると、冷間抵抗値は0.25Ω程度である。従って、ランプを定電圧で駆動すると、点灯の瞬間に非常に大きい突入電流（ラッシュカレント）が流れる。前述の例では、 $3.1/0.25=12.4$  倍の電流が流れる。

【0004】この突入電流により過渡的に過大なジュール熱が発生するので、ランプのフィラメントの劣化が早まり、ランプの寿命を縮めることになる。

## 【0005】

【従来の技術】図13は従来の電源回路の構成例を示す図である。図において、1は入力直流電圧を受けて所定の直流出力電圧を発生する出力電圧制御部である。2は該出力電圧制御部1と接続される負荷としてのランプである。

【0006】出力電圧制御部1において、Q1は入力電圧と出力電圧間に接続され、入力電圧と出力電圧との差を可変にして、出力電圧を一定に保持するシ리즈レギュレータとしてのトランジスタである。

【0007】11は該トランジスタQ1のベースに制御電圧を印加する誤差増幅部である。該誤差増幅部11は、抵抗R1、R2と基準電源12と、誤差増幅器U1より構成される。該誤差増幅部11は出力電圧ラインとコモンライン間に接続された抵抗R1とR2よりなる分圧回路から取り出される電圧と、基準電圧とを誤差増幅器U1により比較し、その差分が0になるようにトランジスタQ1を駆動する。12は誤差増幅器U1の正入力に基準電圧として入力される基準電源である。

【0008】図14、図15は従来回路の動作説明図である。従来回路では、図14のaに示すように、基準電源12を徐々に立ち上げて定常値に達するようにしている。これに応じて、出力電圧Voもbに示すように徐々に大きくなっている。このように、定電圧電源の出力電圧を徐々に立ち上げることにより、ランプ2に突入電流が流れることを防止している。

## 【0009】

【発明が解決しようとする課題】ランプ2のフィラメント抵抗値の上昇スピード、温度特性を考慮して駆動電圧を徐々に上昇させるようにしているが、実際の動作においては困難である。例えば図14に示すように、基準電源の立ち上げスピードがフィラメントの抵抗値の上昇スピードよりも速い場合（a1とc1参照）、電源出力Voは基準電源12に追従して上昇し、d1に示すようにランプ2に突入電流が流れる。

【0010】逆に基準電源12の立ち上げが十分に遅い場合、図15のa2に示すように基準電源12はゆっくり上昇し、電源出力電圧Voもこれに追従して上昇する。この結果、d2に示すように電源出力電流Ioは突入電流とはならないが、ランプが定常状態に入って点灯するまでの時間が長くなる。

【0011】また、初期電圧Vo0が十分に小さくない

場合、c 3 に示すランプインピーダンスに対して十分小さくないため、d 3 に示すようにランプに突入電流が流れる。出力電圧  $V_o$  の初期値が  $V_o 0$  と比較的大きい場合、当初のランプのインピーダンス  $Z_o$  として  $V_o 0 / Z_o$  で与えられる突入電流が流れる。

【0012】本発明はこのような課題に鑑みてなされたものであって、負荷に流れる突入電流を抑制しつつ定常点灯までの時間を速くすることができる電源回路を提供することを目的としている。

【0013】

【課題を解決するための手段】

(1) 図 1 は本発明の原理ブロック図である。図において、2 は電源回路の負荷、30 は負荷 2 に流れる電流乃至は負荷 2 に流れる電流に相当する電流を検出する電流検出部、20 は入力電圧を受けて、前記電流検出部 30 の出力によりその出力電圧を制御する出力電圧制御部である。40 は前記電流検出部 30 内に設けられた、検出電流を徐々に大きくするための検出電流設定部である。

【0014】この発明の構成によれば、電流検出部 30 が負荷 2 に流れる電流を検出して、検出電流設定部 40 が負荷 2 に突入電流が流れることがないように制御する結果、ランプに流れる突入電流を抑制しつつ定常点灯までの時間を速くすることができる。

【0015】(2) この場合において、前記電流検出部 30 は、検出電流設定部 40 の機能により電源立ち上げ時に、負荷 2 への突入電流を抑止することを特徴としている。

【0016】この発明の構成によれば、電流検出部 30 内の検出電流設定部 40 が出力電圧制御部 20 の出力電圧を制御して、負荷 2 への突入電流を抑止することが

【0017】(3) また、前記出力電圧制御部 20 は、電圧入力部と電圧出力部との間に設けられたバイポーラトランジスタ又は電界効果トランジスタの電圧降下量を制御することにより、出力電圧を一定に保持することを特徴としている。

【0018】この発明の構成によれば、電圧入力部と電圧出力部との間に設けられたバイポーラトランジスタ又は電界効果トランジスタの電圧降下量を制御するシリーズレギュレータとして動作させることにより、出力電圧を一定に保持させることができる。

【0019】(4) また、前記出力電圧制御部 20 としてスイッチングコンバータを用い、スイッチのデューティを変化させることにより出力電圧を制御することを特徴としている。

【0020】この発明の構成によれば、出力電圧制御部 20 にスイッチングコンバータを用いた PWM 制御方式を用いることにより、電源の効率を向上させることができる。

【0021】(5) また、前記電流検出部 30 は、出力

電圧制御部 20 の出力電流を検出することを特徴としている。この発明の構成によれば、前記電流検出部 30 は出力電圧制御部 20 の出力電流を検出して、該出力電流が徐々に上昇するような制御を行なうことができる。

【0022】(6) また、前記電流検出部 30 は、出力電圧制御部 20 の入力電流を検出することを特徴としている。この発明の構成によれば、前記電流検出部 30 は出力電圧制御部 20 の入力電流を検出して、その出力電流が徐々に上昇するような制御を行なうことができる。

【0023】(7) また、前記電流検出部 30 は、出力電圧制御部 20 の入力又は出力の直流電流値を検出することを特徴としている。この発明の構成によれば、前記電流検出部 30 は、出力電圧制御部 20 の入力又は出力の直流電流値を検出して、負荷 2 へ突入電流が流れることを防止することができる。

【0024】(8) また、前記出力電圧制御部としてスイッチングコンバータを用いるものにおいて、前記電流検出部 30 はスイッチングコンバータの整流回路に入力される交流電流値を検出することを特徴としている。

【0025】この発明の構成によれば、電流検出部 30 はスイッチングコンバータの整流回路に入力される交流電流値を検出して、負荷 2 へ突入電流が流れることを防止することができる。

【0026】(9) 更に、前記出力電圧制御部 20 としてスイッチングコンバータを用いるものにおいて、前記電流検出部 30 はスイッチングコンバータのスイッチ素子に流れる交流電流値を検出することを特徴としている。

【0027】この発明の構成によれば、スイッチングコンバータのスイッチ素子に流れる交流値を検出することにより、負荷 2 へ突入電流が流れることを防止することができる。

【0028】このような突入電流抑止制御を行なう結果、ランプ負荷の定常点灯までの時間を速くすることができる。

【0029】

【発明の実施の形態】以下、図面を参照して本発明の実施の形態例を詳細に説明する。図 2 は本発明の第 1 の実施の形態例を示す回路図である。図 1、図 13 と同一のものは、同一の符号を付して示す。図において、2 は電源回路の負荷、30 は負荷 2 に流れる電流乃至は負荷 2 に流れる電流に相当する電流を検出する電流検出部、20 は入力電圧を受けて、前記電流検出部 30 の出力によりその出力電圧を制御する出力電圧制御部である。負荷 2 としては、例えば前述したランプが用いられる。

【0030】出力電圧制御部 20 は、抵抗分圧回路を構成する抵抗  $R_1$ 、 $R_2$  と、基準電圧を与える基準電源 12 と誤差増幅器として機能する誤差増幅器  $U_1$  とシリーズレギュレータとして機能するトランジスタ  $Q_1$  より構成されている。抵抗  $R_1$  と  $R_2$  の接続点の電圧は誤差増

幅器U1の負入力に入り、基準電源12は誤差増幅器U1の正入力に入っている。そして、誤差増幅器U1の出力でトランジスタQ1のベースを駆動する。入力電圧はトランジスタQ1のコレクタに入り、エミッタから出力電圧が取り出される。誤差増幅器U1と、抵抗分圧回路と、基準電源12とで誤差増幅部11を構成している。

【0031】電流検出部30において、R3は負荷2

(ここではランプ)に流れる出力電流I<sub>o</sub>を検出する電流検出抵抗、32は時間と共に上昇する電圧を発生する電源、U2は負入力に電流検出抵抗R3の出力を、正入力に電源32の出力を受ける比較増幅器である。該比較増幅器U2の出力は前記トランジスタQ1のベースに接続されている。そして、電源32が検出電流を徐々に大きくするための検出電流設定部40を構成している。このように構成された回路の動作を説明すれば、以下の通りである。

【0032】まず、検出電流設定部である電源32の出力電圧を、時間と共に上昇させるようにする。図3は第1の実施の形態例の動作説明図であり、aが検出電流設定部32の特性であり、時間と共にその出力が上昇するようになっている。電源スイッチオン時(t=0)の検出電流設定部32の初期値をI<sub>o0</sub>'とする。

【0033】電流検出抵抗R3の出力(抵抗両端の電圧)は、電源の出力電流I<sub>o</sub>に比例する。ここで、比較増幅器U2の出力は、検出電流設定部32の電圧と電流検出抵抗R3の出力とが等しくなるようにトランジスタQ1を制御する。

【0034】例えば、電源の出力電流I<sub>o</sub>が増加して、検出電流設定部32の出力より電流検出抵抗R3の出力が大きくなった場合、比較増幅器U2はトランジスタQ1をオフ方向に制御するので、電源の出力電圧V<sub>o</sub>が低下し、負荷2に流れる電流が減少する。

【0035】逆に、電源の出力電圧が低く、電源の出力電流I<sub>o</sub>が減少して検出電流設定部32の電圧より電流検出抵抗R3の出力が小さくなった場合、比較増幅器U2はトランジスタQ1をオン方向に制御するので、電源出力電圧が上昇し、負荷2に流れる電流が増加する。

【0036】即ち、図2の回路では、出力電流I<sub>o</sub>は検出電流設定部32の出力と同じ形で時間と共に上昇する特性となる。図3のbは電源出力電流I<sub>o</sub>の特性を示す。aに示す検出電流設定部32の上昇特性に追従して上昇し、その後定常値に達して一定となる。

【0037】ところで、電流検出部30の出力と、誤差増幅器U1の出力はトランジスタQ1のベースでオア接続されており、両出力の低い方によりトランジスタQ1が制御される。従って、電流検出部30は電源出力電圧V<sub>o</sub>が定常電圧値に達するまでの上昇期間では電流制御を行っており、電源電圧V<sub>o</sub>が定常電圧に達すると、回路は出力電圧制御部20により制御される定電圧電源となる。

【0038】図3のbはこのような特性を持つ電源出力電流I<sub>o</sub>を示しており、電源スイッチオン時の初期値をI<sub>o0</sub>として、最初の期間は電流制御部分、電圧が一定したら電圧制御部分として機能している。

【0039】前期電検出部30において、電源出力電流の初期値I<sub>o0</sub>を抑制するため、これに対応した検出電流設定部32の初期値I<sub>o0</sub>'を小さい値に設定する。通常は、I<sub>o0</sub>を0〜ランプの定常電流程度の電流値に設定する。かつ、ランプ2のフィラメントが発熱して温度上昇するスピードと同じ程度又はこれより遅いスピードに、検出電流設定部32の設定値の上昇スピードを定める。

【0040】その理由は、上昇スピードがフィラメント温度上昇スピードよりも速いと、ランプのインピーダンスが安定する前に電流制御が終了し、駆動電源が定電圧電源になってしまうからである。この場合、電流波形は電源オンから遅れてピーク値を持つ。

【0041】以上のような動作において、図3のcはランプインピーダンスZ<sub>o</sub>、dは電源出力電圧V<sub>o</sub>の特性を示している。ランプインピーダンスZ<sub>o</sub>は、冷間抵抗から徐々に上昇して定常値に達する。電源出力電圧は、電流制御時には徐々に上昇し、電圧制御時には一定値をとる。

【0042】この実施の形態例によれば、検出電流設定部32の初期値と設定値スピードを与えることにより、ランプオン時の突入電流を抑制することができる。また、この実施の形態例によれば、電流検出部30が検出電流設定部32の機能により、電源立ち上げ時に、負荷2(ランプ)への突入電流を抑止し、出力電圧制御部20の出力電圧を制御して、負荷2への突入電流を抑止することができる。

【0043】上述の実施の形態例では、シリーズレギュレータとしてバイポーラトランジスタを用いた場合を例にとったが、本発明はこれに限るものではなく、電界効果トランジスタ(FET)を使用することもできる。

【0044】この場合、電圧入力部と電圧出力部との間に設けられたバイポーラトランジスタ又は電界効果トランジスタの電圧降下量を制御するシリーズレギュレータとして動作させることにより、出力電圧を一定に保持させることができる。

【0045】更に、この実施の形態例によれば、電流検出部30が出力電圧制御部20の出力電流を検出して、該出力電流が徐々に上昇するような制御を行なうことができる。

【0046】図4は本発明の第2の実施の形態例を示す回路図である。図2と同一のものは、同一の符号を付して示す。この実施の形態例は、電流検出部30で検出する電流を出力電圧制御部20の前段から取り込むようにしたものである。通常、電源回路の動作電流(内部消費電流)は、電源出力電流に比較して十分に小さいので、

出力電圧制御部20の前後で電流検出部30にて検出する電流値はほぼ等しいことに基づき、負荷電流を出力電圧制御部20の前段から検出するようにしたものである。従って、その動作は図2に示す回路と同じであるので、その動作説明は省略する。効果も同じである。

【0047】この実施の形態例の場合、電流検出部30が出力電圧制御部20の入力電流を検出して、その出力電流が徐々に上昇するような制御を行なうことができる。また、上記実施の形態例1と2によれば、電流検出部30は、出力電圧制御部20の入力又は出力の直流電流を検出して、負荷2へ突入電流が流れることを防止することができる。

【0048】図5は本発明の第3の実施の形態例を示す回路図である。図2と同一のものは、同一の符号を付して示す。この実施の形態例は、出力電圧制御部20にスイッチングコンバータを使用したものである。出力電圧制御部20において、22はスイッチ素子23のスイッチングによるノイズを抑圧して入力電源に戻さないようにしたフィルタ回路、23は入力電圧をスイッチングして交流を作るスイッチ素子、24は該スイッチ素子23の出力を受けて直流に変換する整流回路、25は該整流回路24の出力を受けるフィルタ回路である。26は誤差増幅部11の出力を受けて、スイッチ素子23のオン/オフ比率（デューティ）を制御する時比率制御回路である。このように構成された回路の動作を説明すれば、以下の通りである。

【0049】スイッチング方式の電源では、スイッチ素子23のオン/オフの時比率（デューティ）によって出力電圧を決定する。出力電圧制御部20において、スイッチ素子23はオンとオフの状態を繰り返しており、この時交流電流が発生する。この交流電流を整流回路24により整流して、フィルタ回路25を通して直流出力電圧 $V_o$ を得る。

【0050】誤差増幅器U1の入力電圧（即ち出力電圧制御部20の出力電圧）が低下すると、時比率制御回路26は、スイッチ素子23とのオンとなる時間割合を増加させる。逆に、誤差増幅器U1の入力電圧（即ち出力電圧制御部20の出力電圧）が上昇すると、時比率制御回路26は、スイッチ素子23のオフとなる時間割合を増加させる。このようにして出力電圧 $V_o$ を一定に保つ。

【0051】この実施の形態例では、電流検出部30の出力（比較増幅器U2の出力）を出力電圧制御部20の誤差増幅部11の出力とオア接続して、時比率制御回路26に入力しているため、接続点の低い電圧で時比率制御回路26は駆動され、図2に示す回路と同様の動作を行なう。

【0052】この実施の形態例によれば、出力電圧制御部20にスイッチングコンバータを用いたPWM制御方式を用いることにより、電源の効率を向上させることが

できる。

【0053】図6は本発明の第4の実施の形態例を示す回路図である。図5と同一のものは、同一の符号を付して示す。この実施の形態例は、電流検出部30で検出する電流を出力電圧制御部20の前段から取り込むようにしたものである。通常、電源回路の動作電流（内部消費電流）は、電源出力電流に比較して十分に小さいので、出力電圧制御部20の前後で電流検出部30にて検出する電流値はほぼ等しいことに基づき、負荷電流を出力電圧制御部20の前段から検出するようにしたものである。従って、その動作は図5に示す回路と同じであるので、その動作説明は省略する。効果も同じである。

【0054】図7は本発明の第5の実施の形態例を示す回路図である。図5と同一のものは、同一の符号を付して示す。この実施の形態例は、電流検出部30を構成する電流検出回路を、出力電圧制御部20のスイッチ素子23と整流回路24の間に直列に接続したものである。図の33がこの電流検出回路である。該電流検出回路33は、比較増幅器U2の負入力に入っている。このように構成された回路の動作を説明すれば、以下の通りである。

【0055】スイッチ素子23が入力電圧をスイッチングする結果、その出力は交流電圧となる。従って、電流検出回路33はスイッチ素子23に流れる交流電流を検出することになる。この交流電流は整流回路24を流れ、負荷2に流れる負荷電流に比例している。電流検出回路33で検出された電流信号は、整流回路（図示せず）にて整流された後、比較増幅器U2の負入力に入る。この結果、比較増幅器U2は、入力電流値と電源32の値が等しくなるような制御信号を出力する。

【0056】比較増幅器U2の出力と誤差増幅器U1の出力はオア接続されているため、低い方の電圧信号が制御信号として時比率制御回路26に入り、スイッチ素子23のオン/オフ制御を行なう。つまり、図7に示す回路は図5に示す回路と同様の動作を行なう。

【0057】この結果、電流検出部30内の検出電流設定部32が出力電圧制御部20の出力電圧を制御して、負荷2への突入電流を抑止することができる。また、この実施の形態例によれば、電流検出部30は、スイッチングコンバータの整流回路24に入力される交流電流値を検出して、負荷2へ突入電流が流れることを防止することができる。

【0058】図8は本発明の第6の実施の形態例を示す回路図である。図7と同一のものは、同一の符号を付して示す。この実施の形態例は、図7に示す第5の実施の形態例で用いた電流検出回路33をフィルタ回路22とスイッチ素子23との間に直列に接続したものである。このように構成された回路の動作を説明すれば、以下の通りである。

【0059】出力電圧制御部20の整流回路24に流れ

10

20

30

40

50

る電流は交流電流である。この交流電流の振幅は電源出力電流に比例しており、スイッチ素子 23 に流れる交流電流の振幅は整流回路 24 の入力電流の振幅に比例している。従って、図 7 の実施の形態例における電流検出回路 33 をスイッチ素子 23 の前に配置しても、その効果は図 7 に示す回路と同じである。

【0060】この実施の形態例によれば、スイッチングコンバータのスイッチ素子に流れる交流電流値を検出することにより、負荷 2 へ突入電流が流れることを防止することができる。

【0061】図 9 は本発明の第 7 の実施の形態例を示す回路図である。図 2 と同一のものは、同一の符号を付して示す。図において、R4 はトランジスタ Q1 にベース電流を流すための抵抗、D1 は誤差増幅器 U1 からの電流の流れ出しを防止するダイオード、D2 は比較増幅器 U2 からの電流の流れ出しを防止するためのダイオードである。これらダイオード D1、D2 はアノード側が共通接続され、オア接続されている。

【0062】D3 は誤差増幅器 U1 に基準電圧を与えるツェナーダイオード、R5 は該ツェナーダイオード D3 に動作電流を流すための抵抗、R7 は誤差増幅器 U1 の入力と出力間に接続され、該誤差増幅器 U1 のゲインを決定する抵抗である。R8 と R9 は比較増幅器 U2 のゲインを決定する抵抗、C はコンデンサ、R6 は該コンデンサ C を充電する電流を流す抵抗である。

【0063】抵抗 R5 の他端は入力電源側と接続され、抵抗 R6 の他端も入力電源側と接続されている。そして、抵抗 R5 とツェナーダイオード D3 とで、図 2 の基準電源 12 を構成している。また、抵抗 R6 とコンデンサ C とで図 2 の電源 32 (検出電流を徐々に大きくするための検出電流設定部 40) を構成している。このように構成された回路の動作を説明すると、以下の通りである。

【0064】図 10 は第 7 の実施の形態例の動作説明図である。電源回路のスイッチをオンにすると、抵抗 R6 とコンデンサ C とで構成される検出電流設定部 32 の出力は、図 10 の a に示すように、抵抗 R6 とコンデンサ C の時定数で決まるレートで徐々に上昇する。a はコンデンサ C の充電特性を示している。電圧初期値は  $V_{o0}$  である。

【0065】比較増幅器 U2 は、この徐々に立ち上がる電圧と、検出抵抗 R3 で検出された電流値が等しくなるように、フィードバック制御を行なうので、電源の出力電流  $I_o$  は図 10 の b に示すように徐々に立ち上がっていく。つまり、a に示す電圧波形に追従して時間と共に上昇する特性となる。

【0066】この場合において、電源出力電流  $I_o$  の初期値  $I_{o0}$  を抑えるため、これに対応した検出電流設定部 32 の初期値  $I_{o0}'$  を小さい値に設定する。かつ、負荷であるランプ 2 のフィラメントが発熱して温度上昇

するスピードと同じ程度又はこれより遅いスピードになるように、検出電流設定部 32 の上昇スピードを決める。これは、検出電流設定部 32 の上昇スピードがフィラメントの温度上昇スピードより速いと、ランプ 2 のインピーダンスが安定する前に定電流制御が終了し、駆動電源が定電圧電源になってしまうからである。

【0067】この時、ランプインピーダンス  $Z_o$  は図 10 の c に示すように徐々に増大するが、出力電圧  $V_o$  も d に示すように徐々に増大するため、ランプインピーダンスが小さい時における突入電流を抑止することができる。以上のような、検出電流設定部 32 の初期値と設定値上昇スピードを与えることにより、ランプオン時の突入電流を抑止することができる。

【0068】図 11 は本発明の第 8 の実施の形態例を示す回路図である。図 6、図 7、図 9 と同一のものは、同一の符号を付して示す。図において、22 はスイッチング素子のスイッチングによるノイズを抑圧するフィルタ回路であり、コイル L1 とコンデンサ C1、C2 から構成されている。33 は該フィルタ回路 22 とスイッチ素子であるトランジスタ Q2 の間に直列に接続された電流検出回路である。

【0069】該電流検出回路 33 において、CT はスイッチ素子 Q2 (図 6 の 23 に対応) に流れる交流電流を検出するカレントトランス、R10 はカレントトランス CT の比較増幅器 U2 側の巻線電流を電圧に変換するための抵抗、D4 は該抵抗 R10 に発生する交流電圧を整流するダイオード、C4 は該ダイオード D4 の出力を保持するコンデンサである。ダイオード D4 とコンデンサ C4 とでピーク整流回路を構成している。そして、カレントトランス CT と該ピーク整流回路とで、電流検出回路 33 を構成している。

【0070】32 は入力電源に接続された検出電流設定部である。該検出電流設定部 32 において、R11 と R12 は入力電源間に接続された分圧抵抗、Q3 は該分圧抵抗の分圧点にそのベースが接続された PNP トランジスタである。R13 は入力電源とトランジスタ Q3 のエミッタ間に接続された抵抗、C3 はトランジスタ Q3 のコレクタと入力電源ライン間に接続されたコンデンサである。これら抵抗 R11~R13、トランジスタ Q3、コンデンサ C3 とで検出電流設定部 32 を構成している。

【0071】誤差増幅器 U1 と比較増幅器 U2 の出力は、それぞれダイオード D1、D2 でオア結合され、時比率制御回路 26 に入っている。Q2 はスイッチ素子としての NPN トランジスタで、時比率制御回路 26 によりスイッチング周期中のオン時間の割合 (デューティ) が制御される。

【0072】D5 はスイッチ素子 Q2 の出力を整流する整流回路 24 としてのダイオードである。25 はコイル L2 とコンデンサ C4 より構成されるフィルタ回路であ

10

20

30

40

50



る。そして、該フィルタ回路25の出力が電源回路の出力電圧となる。このように構成された回路の動作を説明すれば、以下の通りである。

【0073】図12は第8の実施の形態例の動作説明図である。検出電流設定部32は、トランジスタQ3を用いた定電流回路となっている。従って、この定電流回路で充電されるコンデンサC3の電圧はaに示すように直線状に上昇していく。初期値は100'である。従って、電源の出力電流I<sub>o</sub>は、検出電流設定部32の出力と同じ形で時間と共に上昇するbに示すような特性となる。

【0074】ここで、電源出力電流I<sub>o</sub>の初期値100を抑えるため、この初期値に対応している検出電流設定部32の初期値100'を小さい値に設定する。かつ、ランプ2のフィラメントが発熱して温度上昇するスピードと同じ程度か又はこれより遅いスピードになるように、検出電流設定部32の上昇スピードを決定する。このように決定するのは、検出電流設定部32の上昇スピードがフィラメントの温度上昇スピードよりも速いと、ランプのインピーダンスZ<sub>o</sub>が安定する前に定電流制御が終了し、駆動電源が定電圧電源になってしまうからである。

【0075】この時、ランプインピーダンスZ<sub>o</sub>は図12のcに示すように徐々に増大するが、出力電圧V<sub>o</sub>もdに示すように徐々に増大するため、ランプインピーダンスが小さい時における突入電流を抑止することができる。以上のような、検出電流設定部32の初期値と設定値上昇スピードを与えることにより、ランプオン時の突入電流を抑止することができる。

【0076】前述した各種の実施の形態例において、突入電流抑止制御を行なう結果、ランプ負荷の定常点灯までの時間を速くすることができる。上述の実施の形態例では、温度によりインピーダンスが変化する負荷としてランプを用いた場合を例にとったが、本発明はこれに限るものではなく、同様な特性を持つ他の種類の負荷を用いることができる。また、スイッチングコンバータに用いるスイッチ素子もトランジスタ又は電界効果トランジスタに限るものではなく、他の種類のスイッチ素子を用いることができる。

【0077】

【発明の効果】以上、詳細に説明したように、本発明によれば、

(1) 負荷に流れる電流乃至は負荷に流れる電流に相当する電流を検出する電流検出部と、入力電圧を受けて、前記電流検出部の出力によりその出力電圧を制御する出力電圧制御部とを具備する電源回路において、前記電流検出部内に、検出電流を徐々に大きくするための検出電流設定部を設けることにより、電流検出部が負荷に流れる電流を検出して、検出電流設定部が負荷に突入電流が流れることがないように制御する結果、ランプに流れる

突入電流を抑制しつつ定常点灯までの時間を速くすることができる。

【0078】(2) この場合において、前記電流検出部は、検出電流設定部の機能により電源立ち上げ時に、負荷への突入電流を抑止することにより、電流検出部内の検出電流設定部が出力電圧制御部の出力電圧を制御して、負荷2への突入電流を抑止することができる。

【0079】(3) また、前記出力電圧制御部は、電圧入力部と電圧出力部との間に設けられたバイポーラトランジスタ又は電界効果トランジスタの電圧降下量を制御することにより、出力電圧を一定に保持することにより、電圧入力部と電圧出力部との間に設けられたバイポーラトランジスタ又は電界効果トランジスタの電圧降下量を制御するシリースレギュレータとして動作させて、出力電圧を一定に保持させることができる。

【0080】(4) また、前記出力電圧制御部としてスイッチングコンバータを用い、スイッチのデューティを変化させることにより出力電圧を制御することにより、出力電圧制御部にスイッチングコンバータを用いたPWM制御方式を用いることにより、電源の効率を向上させることができる。

【0081】(5) また、前記電流検出部は、出力電圧制御部の出力電流を検出することにより、前記電流検出部は出力電圧制御部の出力電流を検出して、該出力電流が徐々に上昇するような制御を行なうことができる。

【0082】(6) また、前記電流検出部は、出力電圧制御部の入力電流を検出することにより、前記電流検出部は出力電圧制御部の入力電流を検出して、その出力電流が徐々に上昇するような制御を行なうことができる。

【0083】(7) また、前記電流検出部は、出力電圧制御部の入力又は出力の直流電流値を検出することにより、前記電流検出部は、出力電圧制御部の入力又は出力の直流電流値を検出して、負荷2へ突入電流が流れることを防止することができる。

【0084】(8) また、前記出力電圧制御部としてスイッチングコンバータを用いるものにおいて、前記電流検出部はスイッチングコンバータの整流回路に入力される交流電流値を検出することにより、電流検出部はスイッチングコンバータの整流回路に入力される交流電流値を検出して、負荷2突入電流が流れることを防止することができる。

【0085】(9) 更に、前記出力電圧制御部としてスイッチングコンバータを用いるものにおいて、前記電流検出部はスイッチングコンバータのスイッチ素子に流れる交流電流値を検出することにより、スイッチングコンバータのスイッチ素子に流れる交流値を検出して、負荷2へ突入電流が流れることを防止することができる。

【0086】このように、本発明によれば、負荷に流れる突入電流を抑制しつつ定常点灯までの時間を速くすることができる電源回路を提供することができる。

【図面の簡単な説明】

【図1】本発明の原理ブロック図である。

【図2】本発明の第1の実施の形態例を示す回路図である。

【図3】第1の実施の形態例の動作説明図である。

【図4】本発明の第2の実施の形態例を示す回路図である。

【図5】本発明の第3の実施の形態例を示す回路図である。

【図6】本発明の第4の実施の形態例を示す回路図である。 10

【図7】本発明の第5の実施の形態例を示す回路図である。

【図8】本発明の第6の実施の形態例を示す回路図である。

\*

\* 【図9】本発明の第7の実施の形態例を示す回路図である。

【図10】第7の実施の形態例の動作説明図である。

【図11】本発明の第8の実施の形態例を示す回路図である。

【図12】第8の実施の形態例の動作説明図である。

【図13】従来回路の構成例を示す図である。

【図14】従来回路の動作説明図である。

【図15】従来回路の動作説明図である。

【符号の説明】

2 負荷


20 出力電圧制御部

30 電流検出部

40 検出電流設定部


【図1】

本発明の原理ブロック図




【図3】

第1の実施の形態例の動作説明図




【図2】

本発明の第1の実施の形態例を示す回路図



【図4】



本発明の第1の実施の形態例を示す回路図



【図5】


【図6】

本発明の第3の実施の形態例を示す回路図 本発明の第4の実施の形態例を示す回路図




【図10】

第7の実施の形態例の動作説明図




【図12】

第8の実施の形態例の動作説明図




【図7】

本発明の第5の実施の形態例を示す回路図




【図8】

本発明の第6の実施の形態例を示す回路図




【図13】

従来回路の構成例を示す図




【図9】

本発明の第7の実施の形態例を示す回路図




【図 11】

本発明の第8の実施の形態例を示す回路図



【図14】

従来回路の動作説明図



【図15】

従来回路の動作説明図

